(50 4 G . 06 F 12/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

н авторскому свидетельству



. (21) 4136630/24-24

(22) 20.10.86

(46) U7.07.88. Smn. > 25

(72) В.В.Меркуль, И.Ю.Манукин

и М.Н.Гуревич

(53) 681.325 (088.8)

(56) Прожиялковский В.В., Лонов В.С. Техныческие и программые средства ЗВМ. М.: Статистика, 1980, с.66-67.

Авторское свилетельство СССР р 764518, ил. G 06 F 13/00, 1980. Авторское свидетельство СССР

1024926, ил. G U6 F 12/02, 1983. (54) УСТРОЙСТВО АПРЕСАЦИИ ДЛЯ АВТОМАТИЧЕСКОЙ КОНОИГУРАЦИИ ПАМЯТИ ЭВМ (57) Изобретение относится и вычислительной технике и нолет быть испольтовано при непрерывной апресации но-

дулея памяти ЭВМ. Целью изобретения является расвирение функциональных вознопностей устройство за счет слемтемито отоязвинемотев инивения пон чения неиспрарных модулей памяти и установления непрерывной адресации для исправных модулей паняти, причем нифорившия об отключениых (ненспрвоныя) нодупяя паняти визуально представляется : оператору на бложе индикашин. Данная цель достигается эп счет того, что в устройство, содержащее регистр физических адреков, регистр условини адресов, блок регистров преобразования адресов, дополимтельно введены регистр команд, доо мультиплексора, регистр нидинации, элемент НЕ и элемент Н. 2 ил.

30

Изобретение относится к вычислятельной технике и ножет быть использовано при непрерывной адресации нодулей памати ЗВН.

()перативная память вычислительных нашин большой мошности состоит из отдельных модулей, которые могут быть отключены в случае наличия в мих не-исправностей, причен исправные модутин в данном случае должны иметь непрерывную апресацию.

()перации присвоения неотключенным модуляч памяти непрерывной апресации осуществляются устройствани конфигутрации памяти.

Пель изобретския - расширение функциональных возможностей за счет схемной реализации автоматического отключения неисправных модулей памити 20 и установления непрерывной апресации для неправных модулей памяти.

На фиг. 1 представлена структурная схема соединения процессора, устрояства адресации и оперативной памяти; на фиг. 2 - функциональная схема устроиства.

Схена соединения включает процест сор 1, устройство 2 апресации и оперативную память 3.

Устройство адресации содердит ретистр 4 команд, регистр 5 физических адресов, регистр 6 условимх адресов, олок 7 регистров преобразования адресов, первый 8 и второй 9 мультиплекторы, регистр 10 индикации, блок 11 индикации, элемент И 12 и элемент ИЕ 13.

Выходы F, ,F2, Q, A2, A1, F3 процессора 1 являются соответственно яыходом зат 40 цыся информации в панять 3, выходом обращения в паняти 3, информационным выходом, яыходом адреса в модулях патмяти, выходом адреса нодулей паняти, выходом управления устрояством 2.

Выкоды устройства 2 А, и Г являются соответственно выкодами физического адреса нопулей памяти и управляюшин выкодом, последний слушит для передачи в процессор 1 сигнала "Не лействительный адрес" в случае обрашения
процессора 1 к отключенному модуле
памяти и сигнала, "Конец конфигурации", необходиного для сигнализации
об окомчании в устройстве 2 решина
конфигурации памяти.

55

Режими работы устройства определяются кодами, установленными на регистре 4 комами, первый и эторой выходы которого подключены к управляющим входам регистров физических 5 в устловных 6 адресов соответственно. При единичном значении на каком-либо выхоле регистра 4 команд соответствующий регистр физического 5 или условного 6 адресов работает в режиме записения информации по информациониры входам, в претивном случае данные регистры работают в режиме счетника, причем режимы работы регистров условных 6 и физических 5 адресов осуществляются при наличии на их синхровходах единичных сигналов.

В зависимости от колов, установленных на выходах регистра 4 команд, устройство может работать в следукцих режимах: конфигурации памяти (код 00 на регистре 4), обращения к памяти по физическим адресам (код 01 на регистре 4), обращения к памяти по уста ловным адресам (код 10 на регистре 4), изменения конфигурации памяти (код 11 на регистре 4).

Редин конфигурации паняти ссуще ствляется следующим образом. Сигналом управления "Сброс" произволится установка всех регистров устройства 2 в нулевое состояние, сигналом управлеиня "Упр." - установка кода команды "Конфигурация" (код 00) на регистре 4 конанд, осуществляется проверка тестовой информации нодуля памяти ланяти 3, адрес которой спответствует колу, установленному на регистре 5. который работает в резине счетчика (на адресном входе мультиплексора 9, в данном случае, разрешающий сигнал с выхода эленента НЕ 13). В случае положительного результата проверки нодуля паняти паняти 3 в устройство 2 выдается из процессора 1 единичный сигнал "Запись" и единичный сигнал -одп и выижая винклыс доже быедоп си изводится занесение кода, установленного на регистре 5, в регистр блока 7, определенного кодом на регистре 6, в разряде регистра 10 инликации, соответствующем коду на регистре б. устанавливается влиничное эпачение. Сигналами "Синхр. ФА" и "Синхр УА" поступаклини с процессора 1, происходит изменение кодов на +1 в регистрак 6 и 5.

В случае отрицательного результата при проверке тестовым контролем молу-ля памяти в памяти 3 сигналы "Запись" и "Синкр УА" ме вырабатываются, т.е.

эапись кода регистра 5 и соответствушини регистр блока 7 не производится, также не изменяется состояние в соответствующем разряде регистра 10.

При переполнении регистра 5 в пропессор 1 выдается сигнал об окончании
редниа конфигурации паняти "Конец
конфигурации". Таким образом, в редине конфигурации в регистрах блова 7 10
последовательно записываются коды
физических адресов исправных модулей
паняти, а в блоке 11 индикации индикаторы, соответствующие исправным модулям паняти, устанавливаются в сост 15
тояние "Выключено".

Редим обращения к памяти 3 по фитонческим адресам осуществияется путем установки кола П1 на регистре 4 с последующей установкой кола физит 20 ческих адресов в регистре 5. В данной случае колы физических адресов нолутей рамяти, установленные на регистре 5, поступают в плыять 3 через яторой информационный вхоп нультиплексот 25 ра 9, так как адресный и младший разтрял второго информационного яхола возбущаются епиничным смгналом с вытхола элемента НЕ 13. Панный решим истиплызуется в основном при понске нет 30 исправности в модулях памяти.


Редин обращения к паняти по условным апресан производится путем установки сигналом "Упр." кода 10 на регистре 4 команд и сигналани "Сиккр. УА" осуществляется установка колов условных адресов в регистре 6. В данном случае на выходах нультиплерсора в появляются колы физических адресов, соответствующие кодам условных адресов, воэбу¤дзющнх апресные входы дзн∹ кого нультиплексора. Колы физических апресов с выхода мультиплексора 8 передаются через нультиплексор 9 в панять 3, причем если на инверсном нладшен разряде выхода нультиплексора 9 появится единичный сигнал, то физический апрес на выходах данисго нультиплексора будет недействительими.

Решин изненения конфигурации па— эо мяти является режимом присвоения фит звческому ядресу данного модуля памяти соответствующего условного адреса. Цаними решим используется в некоторых случаях при выхоле из строя модулей . \$\$ памяти во время выполнения процессотром 1 вычислительного процесса. В данном решиме сигналами "Упр.",

"Симхр. ФА" и "Спихр. УА" производится установка колов на регистрях 3-6.
Сигналом "Запись" осуществлиется запись кола физического адреса и блок
7, причем если инеется едикичный сигнал на первом входе залания ревина,
то физический адрес, записываемый в
соответствующие регистры блока 7, вылиется лействительным, в противном
случае физический адрес нелействительный и в соответствующие регистра 10 индикации устанавливается
иулевой код, т.е. соответствующий
индикатор в блоке 11 индикации устанавливается в состояние "Включемо".

формула изобретения

Устройство адресании для автоматической комфигурации паняти ЭВМ, содержащее регистры физичесних и услонных апресов, блок регистров преобраэования адресов, причем информационные и адресные входы блока регистров преобразования апресоя соединены соответственно с яыходани регистрон. физических и условных апресов, в т личающееся тен, что, п печью Басмибения фанкпионаченых возножностей за счет схенной реализации автоматического отключения кенсправных молулей памяти и установления непрерывной адресации для исправных модулей памяти, в него введены регистр конянд, пва нультиплексора, ристр индикашин, эленент НЕ и эленент И, причен информационные входы регистров условных и физических адретее имеложе с инениперо дивном чео дания, режима устройства, синхровходы регистроя условных и физических адретратосо о инвинево сивмом и коо ствующими входными шинами синхронизацин, входы управления редимон регистров условных и физических адресов соединены с прямым и инверсным пходами эленента И и с первым и вторым выходами регистра команд соответственно, входы младших разрядов регистров блона регистров преобразования адресов соелинены с первым вхолом залания режина устройства и с информационными входами регистра индикации, выходы которого являются выходами признака ненсправности нодулей памяти устройства, синпровиод регистра индикации соединен с входон записи устройства и с синхровкодом блока регистров преобразования впресов, апресные вхопы



Составитель А.Инанов
Редактор В.Ланко Техред А.Крэвчук Корректор Э.Лончакова

Заказ 3353/32 Тираж 704 Полнисное


ВНИЗПИ Государственного комитета СССР
по делам изобретений и открытий

113035, Москва, Ж-33, Раушская изб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

которого соядинены с адресными яходами первого мультиплексора, адресные вколы регистра индикации соединены с выходами регистра физических адресов и с старшими разрядами второго информационного входя второго мультиплексорв, младший разряд второго информашомного яхола и адресный яход которого соединены с выходом эленента ИЕ, 10 яход которого соединен с вторым выходом регистра команд, первый информаинсиный вход эторого мультиплексора соединен с выходом первого мультип-

лексора, информационные пхолы которсто соединены с выхолами блока регистров преобразования адресов, ехолы установки нуля всех регистрои соединены с вколом сброса устройства, инверсный выход элемента и является выходом признака завершения тестирования памяти устройства, выходы второго нультиплексора являются выход переполнения регистра физических адресов является выходом признака конца конфигурации памяти устройства,



Annex 16

SU No 1408439, published July 07, 1988

Specification of Invention to Certificate of Authorship 1408439 Al

[21] 4136630/24-24

[19] SU [11] 1408439 AT

[22] Filed: Oct. 20, 1986

[51] Int. Cl. G 06 F 12/02

[46] Jul. 07, 1988, Bulletin No 25

[72] Inventors: V.V. Merkul, I Yu. Manukin and M.N. Gurevich

[53] UDC 681.325 (088.8)

[54] ADDRESSING DEVICE FOR CONFIGURATING MEMORY AUTOMATICALLY

[57] The invention relates to the computer engineering and may be used in continuous addressing a computer memory. An object of the invention is in widening the functional possibilities of the device by using a circuitry to cut off automatically the failed memory blocks and establishing continuous addressing for the failed memory blocks, the information on the cutoff (failed) memory blocks being visually presented to the operator on a display unit. Said object is achieved by installing in the device a command register, two multiplexers, indication register, NO component and AND component in addition to the physical address register, virtual address register, a unit of address mapping registers.

Fig. 1 is a structural connection diagram of the processor, addressing device and ROM; Fig. 2 is the device functional diagram.

The connection diagram includes processor 1, addressing device 2 and RAM 3.

The addressing device comprises command register 4, physical address register 5, virtual address register 6, unit 7 of address mapping registers, first 8 and second 9 multiplexers, indication register 10, indication unit 11, element AND 12 and element NO 13.